на CL тактовые импульсы(синхронизация)
не CE неред каждой посылкой =1 во время прохождения данных =0
на DI данные в зависимости от того что включено, 1818181818181818 не должно быть